CLIPPEDIMAGE= JP404241468A

PAT-NO: JP404241468A

DOCUMENT-IDENTIFIER: JP 04241468 A

TITLE: ELECTRICALLY ERASABLE NON-VOLATILE SEMICONDUCTOR

MEMORY DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: August 28, 1992

INVENTOR-INFORMATION:

NAME

YOSHIMI, MASANORI

ASSIGNEE-INFORMATION:

NAME

SHARP CORP

COUNTRY

N/A

APPL-NO: JP03014822

APPL-DATE: January 14, 1991

INT-CL (IPC): H01L029/788; H01L029/792; H01L027/115

US-CL-CURRENT: 257/315

## ABSTRACT:

PURPOSE: To embody further reduction and higher integration by reducing an

erase gate occupancy area of an electrically erasable non-volatile

semiconductor memory device (EEPROM) which is provided with a floating gate, a

control gate, and an erase gate on an MOS type transistor device.

CONSTITUTION: The sides of a floating gate FG are coated with an erasable

insulation film 13, thereby forming a control gate CG and further forming an

erase gate 15 on the side of the FG in a self-matching manner by way of the

erasable insulation film 13. Since the erase gate is formed on the side of the

floating gate, it is possible to reduce an occupancy area.

COPYRIGHT: (C) 1992, JPO& Japio

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平4-241468

(43)公開日 平成4年(1992)8月28日

(51) Int.Cl. <sup>5</sup> H 0 1 L	29/792	識別記号	庁内整理番号	FI			¥	術表示箇所
	27/115		7377—4M 8831—4M	H01L	27/10		371 434 : 請求項の数2	(全 5 頁)
		特願平3-14822 平成3年(1991) 1		(71)出願人	シヤー	プ株式会	社 倍野区長池町22	<b>米</b> 22号
(22)出願日		平成3年(1991)	. <i>H</i> 14 E	(72)発明者	吉見	E徳 阿倍野区	長池町22番22号	
				(74)代理人	弁理士	野河	信太郎	


## (54) 【発明の名称】 電気的消去可能不揮発性半導体記憶装置及びその製造方法


## (57)【要約】

(修正有)

"【目的】" MOS型トランジスタ素子上にプローディングゲート、コントロールゲート、及びイレースゲートを備える電気的消去可能不揮発性半導体記憶装置(EEPROM)のイレースゲート占有面積を減少することにより、縮小化、高集積化を図る

【構成】 フローティングゲートFGの側面を消去用絶縁膜13で被膜し、コントロールゲートCGを形成すると同時にFGの側部に消去用絶縁膜13を介してイレースゲート15を自己整合的に形成する。イレーストゲートがフローティングゲートの側部に形成されるため占有面積の縮小が可能となる。





#### 【特許請求の範囲】

【請求項1】 MOS型トランジスタ素子上にフローテ ィングゲート、コントロールゲート及びイレースゲート を備えてなり、このイレースゲートが上記フローティン グゲートを取り囲む絶縁膜の側壁部を介して該フローテ ィングゲートの側部に形成配置されてなる電気的消去可 能不揮発性半導体記憶装置。

【請求項2】 MOS型トランジスタ素子上にフローテ ィングゲート、コントロールゲート及びイレースゲート り、上記フローティングゲート及びその表面絶縁膜を形 成後、金属の堆積・エッチングを行って、このフローテ ィングゲート側面に金属層を残存形成することからなる 請求項1の電気的消去可能不揮発性半導体記憶装置の製 造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、電気的消去可能不揮 発性半導体記憶装置(以下、EEPROM)およびその 製造方法に関する。さらに詳しくは、高集積化に適した 20 EEPROM及びその製造方法に関する。

[0002]

【従来の技術】最近、不揮発性半導体記憶装置のうちで 電気的に消去できるEEPROM (Electrically Erasa ble Programable ROM) が注目を集めている。

【0003】そして、かかるEEPROMのうちMOS 型トランジスタ素子のチャネル領域上にトンネル酸化膜 を有するゲート酸化膜を介してフローティングゲートを 形成すると共に、このフローティングゲート上に絶縁膜 一トを並列配置した構造からなる素子が、高集積化用の 

#### [0004]

【発明が解決しようとする課題】上記EEPROMにお ける各ゲートは個々にフォトリソグラフィ技術を用いて 形成される。そしてことに、フローティングゲート上に 並設されるコントロールゲートとイレースゲートはフォ トリソグラフィによって一定の間隔をもって同時パター ニングした後エッチングして形成されていた。

【0005】従って、EEPROMの高集積化や縮小化 40 のためには、これらのゲート面積をできるだけ減少させ ることが必要であり、ことにその機能上、イレースゲー トの面積を減少させることとが考えられる。

【0006】しかしながら、現在のフォトリソグラフィ によるパターンの微細化には限度があるため、著しく縮 小化されたイレースゲートを得ることが困難であり、こ のことが、EEPROMの更なる高集積化、縮小化への 一つの障害となっていた。

【0007】この発明はかかる状況下なされたものであ

を提供しようとするものである。

[0008]

【課題を解決するための手段】かくしてこの発明によれ ば、MOS型トランジスタ素子上にフローティングゲー ト、コントロールゲート及びイレースゲートを備えてな り、このイレースゲートが上記フローティングゲートを 取り囲む絶縁膜の側壁部を介して該フローティングゲー トの側部に形成配置されてなる電気的消去可能不揮発性 半導体記憶装置が提供される。さらにこの発明によれ を備えた不揮発性半導体配億装置を製造することからな 10 ば、MOS型トランジスタ素子上にフローティングゲー ト、コントロールゲート及びイレースゲートを備えた不 揮発性半導体記憶装置を製造することからなり、上記フ ローティングゲート及びその表面絶縁膜を形成後、金属 の堆積・エッチングを行って、このフローティングゲー ト側面に金属層を残存形成することからなる電気的消去 可能不揮発性半導体配憶装置の製造方法が提供される。

[0009]

【作用】この発明のEEPROMによれば、イレースゲ ートがフローティングゲートの側部に形成配置されてい るため、MOS型トランジスタ素子表面での専有面積が 著しく縮小化される。そして、かかるイレースゲート は、上記側部に自己整合的に形成できるものであるた め、複雑な製造工程を要しない。

[0010]

【実施例】以下、この発明のEEPROMの製造実施例 について、図面に従って説明する。まず、図1に示すよ うに半導体基板1上に、ロコス酸化法により、一定の間 隔でフィールド酸化膜2を形成した後、その間の表面上 に熱酸化によりゲート酸化膜3を形成し、次いでフロー を介してコントロールゲート及びイレース(消去用)ゲ 30 ティングゲート形成用の不純物拡散(リン又は砒素)さ れたポリシリコンパターン4を形成する。

> (High Temperature Oxide) 関6の形成 (SiH4とN2Oを 用いた850℃のLPCVD法で形成)並びにSOG膜5 の形成を行った後、エッチパックすることにより、ポリ シリコンパターン4間にHTO層6を埋め込み形成す る。

【0012】次いで、図3に示すように、フローティン グゲートのゲート長を決定すべく、フローティングゲー ト形成用フォトレジスト7を用いたフォトリソグラフィ によって不要なポリシリコン4及びHTO膜6をエッチ ング除去することによりポリシリコンからなるフローテ ィングゲート (FG) (図4) を構成する。

【0013】次に、図4に示すように、ソース8・ドレ イン9形成のための砒素イオンを注入後、フローティン グゲート (FG) とコントロールゲートとを隔離するた めの層間絶縁膜10を熱酸化又はCVD法(ONO膜) により形成する。

【0014】次に、図5に示すようにイレースゲート並 り、ことに高集積化、縮小化を可能とする ${f E}{f E}{f P}{f R}{f O}{f M}$  びに消去窓形成用のフォトレジストパターン ${f 1}{f 1}$ を形成

する。このパターンは図5 (b) に示すようにフローテ ィングゲートを不完全に覆うパターンからなり、このパ ターンを用いて、フローティングゲート上の層間絶縁膜 10を部分的にエッチング除去することにより、同図 (b) に示されるように、フローティングゲート (F G) の側部及び上面の一部を露出させる。

【0015】次いで、図6に示すように、熱酸化膜又は HTO膜を形成することにより、フローティングゲート (FG) の露出した側面を消去用絶縁膜13で被覆す る。ここで消去用絶縁膜13の厚みは、トンネリングを 10 B'断面説明図である。 生じるように他の層間絶縁膜や酸化膜に比して薄くさ れ、通常、350~400Åとするのが好ましい。

【0016】次いで、全面にコントロールゲート形成用 のポリシリコン層12を形成し、不純物拡散(リン又は 砒素) を行なう。この上にコントロールゲート用のフォ トレジストパターン14を形成し、ポリシリコン層12 を、ドライエッチング法により異方性エッチングに付す ことにより、コントロールゲート (CG) をパターン形 成すると同時に、同図(b)に示すように、フローティ ングゲート (FG) の側部に消去用絶縁膜13を介して 20 イレースゲート15を自己整合的に残存形成する。かか る工程により、この発明のEEPROMのフローティン グゲート、コントロールゲート及びイレースゲートが基 本的に構成される。

【0017】そしてこの後、図8に示されるように、B PSGからなる絶縁膜16を堆積形成後、コンタクトホ ール18を穿設し、次いでメタル配線17を形成するこ とにより、この発明のEEPROMを得た。

【0018】このようにして得られたこの発明のEEP ROMは、イレースゲートがフローティングゲートの側 30 14 フォトレジストパターン 部に自己整合的に著しく縮小形成されているため、高集 り具体的には、一つのEEPROM素子の専有面積を約 70~85%減少できることが判った。

#### [0019]

【発明の効果】この発明によれば、イレースゲートの面 積を減少化でき、その結果、EEPROMの高集積化、

高縮小化を簡便に達成することができる。

#### 【図面の簡単な説明】

【図1】この発明のEEPROMの製造工程を示す説明 図で、(a)は平面説明図、(b)はA-A.断面説明 図、(c) はB-B'断面説明図である。

【図2】図1に続く製造工程を各々示すB-B'断面説 明図である。

【図3】図2に続く製造工程を示す説明図で(a)は平 面説明図、(b)はA-A'断面説明図、(c)はB-

【図4】同じく図3に続く製造工程説明図である。

【図5】同じく図4に続く製造工程説明図である。

【図6】同じく図5に続く製造工程説明図である。


【図7】同じく図6に続く製造工程説明図である。

【図8】同じく図7に続く製造工程説明図である。 【符号の説明】


#### 半導体基板


- フィールド酸化膜
- ゲート酸化膜
- 4 ポリシリコンパターン
  - 5 SOG膜
  - 6 HTO膜
- フローティングゲート形成用フォトレジスト 7
- /8 ソースーち
- **19** ドレイン 一 り
- 10 層間絶縁膜
- 11 フォトレジストパターン
- 12 ポリシリコン層
- 13 消去用絶縁膜
- - 15 イレースゲート


  - 17 メタル配線
  - 18 コンタクトホール FG フローティングゲート
  - CG コントロールゲート





【図1】











[図4]

